PERANCANGAN TAPIS DIGITAL SINYAL ELECTROCARDIOGRAM (ECG) PADA ALAT MONITOR DETAK JANTUNG

Muhamad Jalu, Purnomo (2016) PERANCANGAN TAPIS DIGITAL SINYAL ELECTROCARDIOGRAM (ECG) PADA ALAT MONITOR DETAK JANTUNG. PERANCANGAN TAPIS DIGITAL SINYAL ELECTROCARDIOGRAM (ECG) PADA ALAT MONITOR DETAK JANTUNG. (Unpublished)

Text penelitian ECG.pdf Download (2MB)

Abstract

Penggunaan tapis digital adalah untuk menggantikan tapis analog yang terdiri dari resistor, kapasitor dan induktor. Penggantian tersebut biasanya dilakukan untuk mengatasi beberapa keterbatasan dari komponen-komponen analog yang meliputi ketidakmantapan (fluktuasi) nilai komponen terhadap umur dan temperatur. Kekurangan dari komponen analog adalah ukuran fisiknya yang besar, khususnya untuk nilai induktor dan kapasitor yang besar. Penelitian ini membahas tentang pengolahan sinyal electrocardiogram (ECG) yang diperoleh dari detak jantung, sinyal ECG ini amplitudonya sangat kecil sekitar 1mV sehingga ada kemungkinan terganggu oleh sinyal lain selain detak jantung misalnya aliran darah, detak jantung janin pada ibu hamil dan sebagainya, sehingga diperlukan penguatan menjadi sekitar 1Volt dan penapisan yang mempunyai attenuasi yang cukup besar pada frekuensi cut-off nya hingga diperoleh sinyal detak jantung yang sesungguhnya. Penelitian ini akan merancang dan mengimplementasikan sebuah tapis digital pelewat frekuensi rendah finite impulse response (FIR) dengan metode penjendelaan Hamming untuk menggantikan tapis analog pasif yang digunakan untuk mengolah sinyal electrocardiogram (ECG) pada alat pemonitor detak jantung. Penelitian dilakukan dengan tahapan : perancangan tapis pelewat frekuensi rendah FIR analog pada frekuensi cut-off sebesar 100Hz, perancangan tapis pelewat frekuensi rendah FIR digital dengan metode penjedalaan Hamming, simulasi tapis digital hasil rancangan dan download dari rangkaian skematik ke dalam keping FPGA SPARTAN II. Simulasi akan dilakukan dengan bantuan perangkat lunak ISim yang merupakan hardware description language (HDL) simulator yang terpadu dalam perangkat lunak Xilinx ISE 10.1. Hasil simulasi yang telah benar kemudian implementasikan ke SPARTAN II FPGA yang ada pada papan XSA-100 dari XESS Corp. Pengamatan dilakukan untuk berbagai sinyal masukan (variasi amplitude dan frekuensi) dan analisa dilakukan pada prosentase kesalahan akibat pembulatan yang dilakukan dalam implementasi koefisien tapis digital. Kata Kunci : Tapis FIR digital, Jendela Hamming, Simulasi, FPGA

Actions (login required)

View Item

Downloads